ΤΕΧΝΟΛΟΓΙΚΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΥΠΡΟΥ

ΜΗΧΑΝΙΚΟΙ ΗΛΕΚΤΡΟΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ

CEI_122

Εργαστήριο 1

Διδάσκων: Δρ. Κ. Δεληπαράσχος & Κ.Σ. Λοΐζου

Ημερομηνία παράδοσης:
08/02/2022

ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

ΠΕΡΙΕΧΟΜΕΝΑ:

Επεξήγηση λογικών πυλών……..3

Σκοπός εργαστηρίου……..4

Άσκηση 1:

1.1 Επαλήθευση πύλης NOT με αντίσταση και φωτοδίοδο…… 4
1.2 Χρήση Breadboard σε ολοκληρωμένο κύκλωμα πύλης NOT……4
1.3 Πίνακας αληθείας πύλης AND……5
1.4 Πίνακας αληθείας πύλης OR,NAND,NOR,XOR……...5/6

Άσκηση 2:

2.1 Σχεδίαση Αναστροφέα με τη χρήση πύλης NAND……6

2.2 Σχεδίαση Αναστροφέα με τη χρήση πύλης NOR……6/7

2.3 Κύκλωμα μιας λογικής πράξης AND 3 εισόδων με τη χρήση 2 πυλών AND εισόδων……7/8

2.4 Κύκλωμα μιας λογικής πράξης OR 3 εισόδων με τη χρήση 2 πυλών OR εισόδων……8/9

2.5 Σχεδίαση λογικών πράξεων AND, OR και NOR με τη χρήση πυλών NAND

……9/10/11

2.6 Σχεδίαση λογικών πράξεων AND, OR και NAND με τη χρήση πυλών NOR

……11/12/13

2.7 Σχεδίαση πύλης XOR=A'.B+A.B' με τις κατάλληλες πύλες και επαλήθευση με πίνακα αληθείας……...13

2.8 Σχεδίαση πύλης XOR=A'.B+A.B' με τη χρήση μόνο i) πύλες NAND και ii) πύλες NOR……14

ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ

Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Λογικές πύλες

Λογική Πύλη AND:

Η λογική πύλη AND είναι ένα ηλεκτρικό κύκλωμα που δίνει έξοδο 1 (high) μόνο αν όλες οι είσοδοι της είναι high στον πίνακα αληθείας.

Λογική Πύλη OR:

Η λογική πύλη OR είναι ένα ηλεκτρικό κύκλωμα που δίνει έξοδο 1 (high) αν μία ή περισσότερες είσοδοι είναι high.

Λογική Πύλη NOT:

Η λογική πύλη NOT είναι ένα ηλεκτρικό κύκλωμα η οποία παράγει μια ανεστραμμένη εκδοχή της εισόδου στην έξοδό της. Είναι επίσης γνωστή ως μετατροπέας της εισόδου A η οποία δίνει έξοδο NOT A. Επίσης η NOT μπορεί να παραχθεί χρησιμοποιώντας την λογική πύλη NAND και NOR αντίστοιχα.

Λογική Πύλη NAND:

Η λογική πύλη NAND αποτελείται από μία πύλη AND ακολουθούμενη από μια πύλη NOT. Οι έξοδοί της είναι 1 (high) εάν κάποια απ' τις εισόδους της είναι 0 (low). Ο μικρός κύκλος στην έξοδό της αντικατοπτρίζει την αντίστροφη έξοδο.

Λογική Πύλη NOR:

Η λογική πύλη NOR που ισούται με μια πύλη OR ακολουθούμενη από μια πύλη NOT. Οι έξοδοι των πυλών NOR επιστρέφουν 0 (low) εάν κάποια απ' τις εξόδους της είναι 1 (high). Ο μικρός κύκλος στην έξοδό της αντικατοπτρίζει την αντίστροφη έξοδο.

Γενικότερα οι λογικές πύλες NAND και NOR ονομάζονται καθολικές συναρτήσεις αφού και οι δύο μπορούν να δημιουργηθούν απ' τις AND, OR και NOT.

Λογική Πύλη XOR:

Η λογική πύλη ''Exclusive OR'' είναι ένα κύκλωμα που θα δώσει high (1) έξοδο αν και μόνο αν μία απ' τις δύο εισόδους της είναι (1). Το περικυκλωμένο σύμβολο ')' χρησιμοποιείται για να δείξει την λειτουργεία της πύλης.

ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου


Σκοπός εργαστηρίου:

Η εξοικείωση με την λειτουργία των βασικών Λογικών Πυλών NOT, AND, OR, NAND, NOR, XOR καθώς και η σχεδίαση απλών ψηφιακών κυκλωμάτων.

Άσκηση 1:


1) Χρησιμοποιώντας transistor έχουμε την δυνατότητα να υλοποιήσουμε ένα κύκλωμα που λειτουργεί ως μια λογική πύλη NOT. Τοποθετώντας δύο πηγές τάσης V1 ως είσοδος χαμηλού (0) και υψηλού (1). Επίσης, τοποθετούμε μία αντίσταση, η οποία συμβολίζει τον λαμπτήρα, που λειτουργεί ως έξοδος και θα είναι αντίθετη απ' την είσοδο. (δηλαδή αν A=0 => A'=1 και αν A=1 => A'=0)


Πύλη NOT:




A	A'
0	1
1	0


2) Τοποθετήσαμε στο breadboard την λογική πύλη NAND με SN: 74HC00AN συνδέοντας τις δύο εισόδους έτσι ώστε να υλοποιήσουμε την λογική πύλη NOT.





Παρατηρούμε ότι όταν το πράσινο καλώδιο δεν είναι συνδεδεμένο στην είσοδο της NOT έχουμε έξοδο 0 με αποτέλεσμα ο λαμπτήρας να μην ανάβει. Αντίθετα, όταν συνδέσουμε το καλώδιο ο λαμπτήρας ανάβει αφού έχουμε έξοδο 1.






Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

3) Για να επαληθεύσουμε τον πίνακα αληθείας της πύλης σχεδιάσαμε το κύκλωμα και δίναμε στις εισόδους του τιμές 0 και 1 και παρατηρούσαμε το αποτέλεσμα σε κάθε περίπτωση. Έτσι με αυτό τον τρόπο μπορέσαμε και επαληθεύσαμε τον πίνακα αληθείας.


Πύλη AND:



A	B	F(A,B)=A*B
0	0	0
0	1	0
1	0	0
1	1	1


4) Επαναλαμβάνουμε για

Πύλη OR :




A	B	F(A,B)=A+B
0	0	0
0	1	1
1	0	1
1	1	1

Πύλη NAND :



A	B	F(A,B)= (A*B)’
0	0	0
0	1	1
1	0	1
1	1	1


Πύλη NOR :



A	B	F(A,B)= (A+B)’
0	0	1
0	1	0
1	0	0
1	1	0

ΠΡΩΤΟΠΟΡΙΑ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου


Πύλη XOR :




A	B	F(A,B)= (A'*B+A*B')
0	0	1
0	1	0
1	0	0
1	1	0


Άσκηση 2:


1) Επιλέξαμε την πύλη NAND με SN: 74HC00AN. Για να μετατρέψουμε την πύλη NAND σε NOT ενώσαμε τις δύο εισόδους σε μια πύλη NAND.




A=B	F(A,B)=(A*B)'
0	1
1	0












2) Επιλέξαμε την πύλη NOR με SN: 74LS02N. Για να μετατρέψουμε την πύλη NOR σε NOT ενώσαμε τις δύο εισόδους σε μια πύλη NOR.




A=B	F(A,B)=(A+B)'
0	1
1	0

ΠΡΩΤΟΠΟΡΙΑ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου







3) Για να μετατρέψουμε δυο πύλες AND σε AND με τρείς εισόδους ενώσαμε την δεύτερη είσοδο της μιας με την πρώτη είσοδο της άλλης όπως φαίνεται πιο κάτω.




A	B	C	F(A,B,C)= A*B*C
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1




Είσοδος: (1,1,1) => Έξοδος (1)




Είσοδος: (1,0,0) => Έξοδος (0)






ΠΡΩΤΟΠΟΡΙΑ
ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου




Είσοδος: (1,0,1) => Έξοδος: (0)




Είσοδος: (1,1,0) => Έξοδος (0)


4) Για να μετατρέψουμε δυο πύλες OR σε OR με τρείς εισόδους ενώσαμε την δεύτερη είσοδο της μιας με την πρώτη είσοδο της άλλης όπως φαίνεται πιο κάτω.




A	B	C	F(A,B,C)= A+B+C
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1




Είσοδος: (0,0,0) => Έξοδος (0)





Είσοδος: (1,0,0) => Έξοδος (1)







ΠΡΩΤΟΠΟΡΙΑ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου






Είσοδος: (0,1,0) => Έξοδος: (1)






Είσοδος: (0,0,1) => Έξοδος: (1)


5) Για να σχεδιάσουμε την πύλη AND με πύλες NAND ενώσαμε την έξοδο μιας πύλης NAND με τις εισόδους μιας άλλης πύλης NAND.




A	B	F(A,B)= ((A*B)')' = A*B
0	0	0
0	1	0
1	0	0
1	1	1




Είσοδος: (1,1) => Έξοδος: (1)






Είσοδος: (0,1) => Έξοδος: (0)





ΠΡΩΤΟΠΟΡΙΑ
ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Για πύλη OR, ενώσαμε τις εξόδους δυο πυλών NAND με μια άλλη πύλη NAND




A	B	F(A,B)= (A'*B')' = A+B
0	0	0
0	1	1
1	0	1
1	1	1







Είσοδος: (1,0) =>Έξοδος: (1)

Είσοδος: (0,0) =>Έξοδος: (0)







Για πύλη NOR, απλά ενώσαμε την έξοδο της OR με μια πύλη NAND




A	B	F(A,B)= (A+B)'
0	0	1
0	1	0
1	0	0
1	1	0






Είσοδος: (0,0) =>Έξοδος: (1)


Είσοδος: (1,0) => Έξοδος: (0)







ΠΡΩΤΟΠΟΡΙΑ
ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

6) Για πύλη AND, ενώσαμε τις εξόδους δυο πυλών NOR με μια άλλη πύλη NOR.




A	B	F(A,B)= (A'+B')' = A*B
0	0	0
0	1	0
1	0	0
1	1	1






Είσοδος: (1,1) =>Έξοδος: (1)


Είσοδος: (1,0) =>Έξοδος: (0)






Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου


Για να σχεδιάσουμε την πύλη OR με πύλες NOR ενώσαμε την έξοδο μιας πύλης NOR με τις εισόδους μιας άλλης πύλης NOR.




A	B	F(A,B)= ((A+B)')'
0	0	0
0	1	1
1	0	1
1	1	1




Είσοδος: (1,0) =>Έξοδος: (1)




Είσοδος: (0,0) =>Έξοδος: (0)







Για πύλη NAND, ενώσαμε μια πύλη NOR στην έξοδο τις πύλης AND.



A	B	F(A,B)= (A*B)'
0	0	0
0	1	0
1	0	0
1	1	1




Είσοδος: (0,0) =>Έξοδος: (1)




Είσοδος: (1,1) =>Έξοδος: (0)

ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου




Είσοδος: (1,0) =>Έξοδος: (0)





Είσοδος: (0,1) =>Έξοδος: (0)


7) Για πύλη XOR, ενώσαμε μια πύλη AND με τις εξόδους μιας πύλης NAND και μιας πύλης OR




A	B	F(A,B)= (A'*B+A*B')
0	0	0
0	1	1
1	0	1
1	1	0












Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου


8) i) Αντικαταστήσαμε τις πύλες OR και AND με τους τρόπους που δείξαμε πιο πάνω




A	B	F(A,B)= (A'*B+A*B')
0	0	0
0	1	1
1	0	1
1	1	0













ii) Κάνουμε το ίδιο με πύλες NOR



A	B	F(A,B)= (A'*B+A*B')
0	0	0
0	1	1
1	0	1
1	1	0







ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

ΤΕΧΝΟΛΟΓΙΚΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΥΠΡΟΥ

ΜΗΧΑΝΙΚΟΙ ΗΛΕΚΤΡΟΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ

CEI_122

Εργαστήριο 2

Διδάσκων: Δρ. Κ. Δεληπαράσχος & Κ.Σ. Λοΐζου

Ημερομηνία παράδοσης:
22/02/2022

ΠΡΩΤΟΠΟΡΙΑ
ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

ΠΕΡΙΕΧΟΜΕΝΑ:

Σκοπός εργαστηρίου ……3

Άσκηση 1 ……3-5

Άσκηση 2 ……6-8

Άσκηση 3-F1 ……..8-9

Άσκηση 3-F2 ……9-10

Άσκηση 3-F3 ……...10-12

Άσκηση 3-F4 ……...12-13

Άσκηση 3-F ……14-15

Άσκηση 4 ……16-17

Άσκηση 5 ……18-19

Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Σκοπός εργαστηρίου:

Κατανόηση χρήσης λογικών πυλών και υλοποίηση κυκλωμάτων με το πρόγραμμα Quartus (Cyclone II – FPGA).

Εξοπλισμός:

Για την εκτέλεση των πειραμάτων θα χρησιμοποιηθούν: Το πρόγραμμα Quartus (Cyclone II – FPGA).

Άσκηση 1:


1) Πίνακας Αληθείας του κυκλώματος (Σχήμα 1.1):

A	B	F(A,B)
0	0	0
0	1	1
1	0	1
1	1	0

Σχήμα 1.1

2) Λογική Συνάρτηση του κυκλώματος: F=A'B+AB' (πύλη XOR)


3) Σχεδίαση με Γραφικό Επεξεργαστή (Σχήμα 1.2):



Σχήμα 1.2

ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου


4) Κυμματομορφή (Σχήμα 1.3):




Σχήμα 1.3


Συμπέρασμα:


Από την Κυμματομορφή συμπεραίνουμε ότι όταν το Α και το Β έχουν διαφορετικές τιμές η έξοδος F παίρνει την τιμή 1. Συνεπώς, αιτιολογείτε η παραπάνω γραφική παράσταση από τον πίνακας αληθείας.



ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου









ΠΡΩΤΟΠΟΡΙΑ
ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου


Άσκηση 2:

1) Πίνακας Αληθείας του κυκλώματος (Σχήμα 2.1):

A	B	C	F(A,B,C)
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1


Σχήμα 2.1

2) Σχεδίαση με Γραφικό Επεξεργαστή (Σχήμα 2.2):



Σχήμα 2.2

3) Κυμματομορφή (Σχήμα 2.3):





Σχήμα 2.3


Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Συμπέρασμα:


Από την Κυμματομορφή παρατηρούμε ότι η έξοδος παίρνει τιμή 1 όταν παίρνουν μόνο τα A B, B C και A B C την τιμή 1. Άρα αιτιολογείτε η παραπάνω γραφική παράσταση από τον πίνακας αληθείας.








ΠΡΩΤΟΠΟΡΙΑ
ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου






Άσκηση 3:

1) Πίνακας Αληθείας τις συνάρτησης F1 (Σχήμα 3.1):

A	B	C	F(A,B,C)
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0

Σχήμα 3.1


2) Κύκλωμα F1 (Σχήμα 3.11):



Σχήμα 3.11

ΠΡΩΤΟΠΟΡΙΑ
ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου


3) Κυμματομορφή F1 (Σχήμα 3.12):




Σχήμα 3.12

Συμπέρασμα:

Από την Κυμματομορφή βλέπουμε ότι η έξοδος παίρνει τιμή 1 όταν παίρνει μόνο το C τιμή 1. Άρα αιτιολογείτε η παραπάνω γραφική παράσταση από τον πίνακας αληθείας.






Πίνακας Αληθείας τις συνάρτησης F2 (Σχήμα 3.2):

A	B	F(A,B)
0	0	1
0	1	0
1	0	0
1	1	0

Σχήμα 3.2


ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Κύκλωμα F2 (Σχήμα 3.21):



Σχήμα 3.21

Κυμματομορφή F2 (Σχήμα 3.22):




Σχήμα 3.22

Συμπέρασμα:

Από την Κυμματομορφή βλέπουμε ότι η έξοδος παίρνει τιμή 1 όταν παίρνουν και τα 2 τιμή 0. Άρα αιτιολογείτε η παραπάνω γραφική παράσταση από τον πίνακας αληθείας.






ΠΡΩΤΟΠΟΡΙΑ
ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Πίνακας Αληθείας τις συνάρτησης F3 (Σχήμα 3.3):

A	B	C	D	F(A,B,C,D)
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0


Σχήμα 3.3

Κύκλωμα F3 (Σχήμα 3.31):



Σχήμα 3.31

Κυμματομορφή F3 (Σχήμα 3.32):





Σχήμα 3.32

ΠΡΩΤΟΠΟΡΙΑ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Συμπέρασμα:

Από την Κυμματομορφή βλέπουμε ότι η έξοδος παίρνει τιμή 1 όταν παίρνει μόνο το Β και C τιμή 1 . Άρα αιτιολογείτε η παραπάνω γραφική παράσταση από τον πίνακας αληθείας.






Πίνακας Αληθείας τις συνάρτησης F4 (Σχήμα 3.4):

A	B	C	F(A,B,C)
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0

Σχήμα 3.4


ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Κύκλωμα F4 (Σχήμα 3.41):



Σχήμα 3.41

Κυμματομορφή F4 (Σχήμα 3.42):




Σχήμα 3.42

Συμπέρασμα:

Από την Κυμματομορφή βλέπουμε ότι η έξοδος παίρνει την τιμή 1 όταν παίρνει μόνο το Α την τιμή 0 . Άρα αιτιολογείτε η παραπάνω γραφική παράσταση από τον πίνακας αληθείας.






ΠΡΩΤΟΠΟΡΙΑ
ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Πίνακας Αληθείας τις συνάρτησης F (Σχήμα 3.5):

A	B	C	D	F(A,B,C,D)
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

Σχήμα 3.5


Κύκλωμα F (Σχήμα 3.51):



Σχήμα 3.51

Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Κυμματομορφή F (Σχήμα 3.52):



Σχήμα 3.52

Συμπέρασμα:

Από την Κυμματομορφή βλέπουμε ότι η έξοδος παίρνει την τιμή 1 όταν τα A B C D παίρνουν την τιμή 0, καθώς και όταν παίρνουν μόνο τα C, B C, D, C D και B C D την τιμή 1. Επομένως, αιτιολογείτε η παραπάνω γραφική παράσταση από τον πίνακας αληθείας.










ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Άσκηση 4:

1) Το κύκλωμα του Ημιαθροιστής 2:2 αποτελείτε από μια λογική πύλη XOR και μια AND όπως φαίνεται πιο κάτω (Σχήμα 4.1):



Σχήμα 4.1

2) Πίνακας Αληθείας Ημιαθροιστής 2:2 (Σχήμα 4.2):

A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1


Σχήμα 4.2

3) Λογικές Συναρτήσεις του κυκλώματος:

$$S=AB'+A'B$$

$$C=A*B$$


4) Σχεδίαση με Γραφικό Επεξεργαστή (Σχήμα 4.3):



Σχήμα 4.3

ΠΡΩΤΟΠΟΡΙΑ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου


5) Κυμματομορφή (Σχήμα 4.4):



Σχήμα 4.4

Συμπέρασμα:

Από την Κυμματομορφή βλέπουμε ότι όταν το A και το B έχουν διαφορετική τιμή, η έξοδος S παίρνει την τιμή 1. Επίσης, η έξοδος C παίρνει την τιμή 1 όταν και οι δύο είσοδοι έχουν τιμή 1. Άρα αιτιολογείτε η παραπάνω γραφική παράσταση από τον πίνακας αληθείας.



ΠΡΩΤΟΠΟΡΙΑ
ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Άσκηση 5:

1) Πίνακας Αληθείας (Σχήμα 5.1):

A	B	C	S	Co
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


Σχήμα 5.1

Λογικές Συναρτήσεις του κυκλώματος:

$$S=A'B'C+A'BC'+AB'C'+ABC$$


$$Co=AB+AC+BC$$

2&3) Το κύκλωμα του Πλήρης Αθροιστή 3:2 αποτελείτε από 2 λογικές πύλες XOR, 2 λογικές πύλες OR και 2 AND όπως φαίνεται πιο κάτω (Σχήμα 5.2):



Σχήμα 5.2

4) Κυμματομορφή (Σχήμα 5.3):



Σχήμα 5.3

ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου








Συμπέρασμα:

Από την γραφική παράσταση παρατηρούμε ότι το κύκλωμα μας δίνει έξοδο 1 όταν 1+0+0=1, 1+1+1=1(1 κρατούμενο), 0+1+0=1 και 0+0+1=1. Σε περιπτώσεις όπου η έξοδος είναι 0, δηλαδή 1+1+0=0, 0+1+1=0 και 1+0+1 έχουμε τιμή 1 στην έξοδο του κρατούμενου.

ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

ΤΕΧΝΟΛΟΓΙΚΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΥΠΡΟΥ

ΜΗΧΑΝΙΚΟΙ ΗΛΕΚΤΡΟΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ

CEI_122

Εργαστήριο 3Α

Διδάσκων: Δρ. Κ. Δεληπαράσχος &
Κ.Σ. Λοΐζου

Ημερομηνία παράδοσης:
01/03/2022

ΠΡΩΤΟΠΟΡΙΑ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

ΠΕΡΙΕΧΟΜΕΝΑ:

Σκοπός εργαστηρίου ……3

Άσκηση 1.1 ……3-6

Άσκηση 2.1 ……..7-10

Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Σκοπός εργαστηρίου:

Σχηματική σχεδίαση και υλοποίηση συνδυαστικών και ακολουθιακών κυκλωμάτων με το πρόγραμμα Quartus.

Εξοπλισμός:

Για την εκτέλεση των πειραμάτων θα χρησιμοποιηθεί το πρόγραμμα Quartus και την πλακέτα ALTERA DE1.

Εκτέλεση Ασκήσεων:

Άσκηση 1.1:

1) Πίνακας αληθείας:

S	F
0	I0
1	I1

2) Λογική Συνάρτηση:

$$F=I0S' + I1S$$


3) Πίνακας Karnaugh:

S \ I0I1	00	01	11	10
0	0	0	**1**	**1**
1	0	**1**	**1**	0

Από τον παραπάνω πίνακα βλέπουμε ότι κύκλωμα δεν μπορεί να ελαχιστοποιηθεί.


Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

4) Σχεδίαση με γραφικό επεξεργαστή:




Λειτουργία του Πολυπλέκτη 2:1 είναι να βλέπουμε την τιμή της εισόδου (I0, I1) που είναι επιλεγμένη την S στην έξοδο F.

5) Κυμματομορφή λειτουργικής προσομοίωσης:



Από την Κυμματομορφή βλέπουμε ότι όταν το S είναι 1 τότε έχουμε την τιμή της I1 στην έξοδο F. Όταν το S είναι 0 τότε έχουμε την τιμή της I0 στην έξοδο F, άρα από αυτά τα στοιχεία επαληθεύεται ο πίνακας αληθείας.

Κυμματομορφή χρονικής προσομοίωσης:



Συμπέρασμα :

Η διαφορά μεταξύ των 2 κυκλωμάτων είναι ότι η έξοδος καθυστερεί ελάχιστα στη χρονική προσομοίωση, με αποτέλεσμα να αντιπροσωπεύει με περισσότερη ακρίβεια το κύκλωμα σε πραγματικές συνθήκες, σε αντίθεση με την ιδανική λειτουργική προσομοίωση.

ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

6) Παρακάτω βλέπουμε το αρχείο **.sdc** που δημιουργήσαμε όπου φαίνεται η μέγιστη συχνότητα λειτουργίας του κυκλώματος:

exe1_1.sdc

```
1  create_clock -name clk_I0 -period 20 [get_ports I0]
2  create_clock -name clk_I1 -period 20 [get_ports I1]
3  create_clock -name clk_S -period 20 [get_ports S]
4  create_clock -name clk_F -period 20 [get_ports F]
5
6  set_input_delay -clock {clk_I0} -max 1 [get_ports {I0}]
7  set_input_delay -clock {clk_I0} -min 0.2 [get_ports {I0}]
8
9  set_input_delay -clock {clk_I0} -max 1 [get_ports {I1}]
10 set_input_delay -clock {clk_I0} -min 0.2 [get_ports {I1}]
11
12
13 set_input_delay -clock {clk_I0} -max 1 [get_ports {S}]
14 set_input_delay -clock {clk_I0} -min 0.2 [get_ports {S}]
15
16 set_input_delay -clock {clk_I0} -max 1 [get_ports {F}]
17 set_input_delay -clock {clk_I0} -min 0.2 [get_ports {F}]
```

7) Παρακάτω βλέπουμε τους πόρους που καταλαμβάνει το κύκλωμα:

Table of Contents







- Flow Summary
- Flow Settings
- Flow Non-Default Global Settings
- Flow Elapsed Time
- Flow OS Summary
- Flow Log
- Analysis & Synthesis
  - Summary
  - Settings
  - Parallel Compilation
  - Source Files Read
  - Resource Usage Summary
  - Resource Utilization by Entity
  - Optimization Results
  - Elapsed Time Per Partition
  - Messages
- Fitter
- Assembler
- TimeQuest Timing Analyzer
- EDA Netlist Writer
- Flow Messages
- Flow Suppressed Messages

Analysis & Synthesis Resource Usage Summary

	Resource	Usage
1	Estimated Total logic elements	1
2		
3	Total combinational functions	1
4	Logic element usage by number of LUT inputs	
1	-- 4 input functions	0
2	-- 3 input functions	1
3	-- <=2 input functions	0
5		
6	Logic elements by mode	
1	-- normal mode	1
2	-- arithmetic mode	0
7		
8	Total registers	0
1	-- Dedicated logic registers	0
2	-- I/O registers	0
9		
10	I/O pins	4
11	Embedded Multiplier 9-bit elements	0
12	Maximum fan-out node	inst2~0
13	Maximum fan-out	1
14	Total fan-out	4
15	Average fan-out	0.80

ΠΡΩΤΟΠΟΡΙΑ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου


8) Επαλήθευση με την πλακέτα ALTERA DE1:

ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Άσκηση 1.2:

Σχεδίαση με γραφικό επεξεργαστή:



1) Πίνακας αληθείας (Σχήμα 2.2):

S0	S1	F
0	0	I0
0	1	I1
1	0	I2
1	1	I3

2) Λογική Συνάρτηση:

F= (I0S0' + I1S0)*S1'+ (I2S0' + I3S0)*S1

3) Πίνακας Karnaugh:

S0/S1	0				
0	I0,I1/I2,I3	00	01	11	10
	00	0	0	0	0
	01	0	0	0	0
	11	1	1	1	1
	10	1	1	1	1
1	I0,I1/I2,I3	00	01	11	10
	00	0	0	1	1
	01	0	0	1	1
	11	0	0	1	1
	10	0	0	1	1


S0/S1	1				
0	I0,I1/I2,I3	00	01	11	10
	00	0	0	0	0
	01	1	1	1	1
	11	1	1	1	1
	10	0	0	0	0
1	I0,I1/I2,I3	00	01	11	10
	00	0	1	1	0
	01	0	1	1	0
	11	0	1	1	0
	10	0	1	1	0

Από τον πίνακα Karnaugh παίρνουμε την απλοποιημένη μορφή


F = S0'S1'I0+S0'S1I1+S0S1'I2+S0S1I3

Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

4) Σχεδίαση απλοποιημένου κυκλώματος με γραφικό επεξεργαστή:




5) Κυμματομορφή λειτουργικής προσομοίωσης:



Από την Κυμματομορφή βλέπουμε ότι όταν το S0S1 είναι 00 τότε έχουμε την τιμή της I0 στην έξοδο F. Όταν το S0S1 είναι 10 τότε έχουμε την τιμή της I1 στην έξοδο F. Όταν το S0S1 είναι 01 τότε έχουμε την τιμή της I2 στην έξοδο F. Όταν το S0S1 είναι 11 τότε έχουμε την τιμή της I3 στην έξοδο F, άρα από αυτά τα στοιχεία επαληθεύεται ο πίνακας αληθείας.

ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Κυμματομορφή χρονικής προσομοίωσης:



Συμπέρασμα :

Η διαφορά μεταξύ των 2 κυκλωμάτων είναι ότι η έξοδος καθυστερεί ελάχιστα στη χρονική προσομοίωση, με αποτέλεσμα να αντιπροσωπεύει με περισσότερη ακρίβεια το κύκλωμα σε πραγματικές συνθήκες, σε αντίθεση με την ιδανική λειτουργική προσομοίωση.


6) Παρακάτω βλέπουμε το αρχείο **.sdc** που δημιουργήσαμε όπου φαίνεται η μέγιστη συχνότητα λειτουργίας του κυκλώματος:

exe1_2.bdf exe1_2.sdc

```
1  create_clock -name clk_I0 -period 20 [get_ports I0]
2  create_clock -name clk_I1 -period 20 [get_ports I1]
3  create_clock -name clk_I2 -period 20 [get_ports I2]
4  create_clock -name clk_I3 -period 20 [get_ports I3]
5  create_clock -name clk_S0 -period 20 [get_ports S0]
6  create_clock -name clk_S1 -period 20 [get_ports S1]
7  create_clock -name clk_F -period 20 [get_ports F]
8
9  set_input_delay -clock {clk_I0} -max 1 [get_ports I0]
10 set_input_delay -clock {clk_I0} -min 0.2 [get_ports I0]
11
12 set_input_delay -clock {clk_I0} -max 1 [get_ports I1]
13 set_input_delay -clock {clk_I0} -min 0.2 [get_ports I1]
14
15 set_input_delay -clock {clk_I0} -max 1 [get_ports I2]
16 set_input_delay -clock {clk_I0} -min 0.2 [get_ports I2]
17
18 set_input_delay -clock {clk_I0} -max 1 [get_ports I3]
19 set_input_delay -clock {clk_I0} -min 0.2 [get_ports I3]
20
21 set_input_delay -clock {clk_I0} -max 1 [get_ports S0]
22 set_input_delay -clock {clk_I0} -min 0.2 [get_ports S0]
23
24 set_input_delay -clock {clk_I0} -max 1 [get_ports S1]
25 set_input_delay -clock {clk_I0} -min 0.2 [get_ports S1]
26
27 set_input_delay -clock {clk_I0} -max 1 [get_ports F]
28 set_input_delay -clock {clk_I0} -min 0.2 [get_ports F]
29
```


ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΑΝ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

7) Παρακάτω βλέπουμε τους πόρους που καταλαμβάνει το κύκλωμα:



Analysis & Synthesis Resource Usage Summary

	Resource	Usage
1	Estimated Total logic elements	2
2		
3	Total combinational functions	2
4	Logic element usage by number of LUT inputs	
1	-- 4 input functions	2
2	-- 3 input functions	0
3	-- <=2 input functions	0
5		
6	Logic elements by mode	
1	-- normal mode	2
2	-- arithmetic mode	0
7		
8	Total registers	0
1	-- Dedicated logic registers	0
2	-- I/O registers	0
9		
10	I/O pins	7
11	Embedded Multiplier 9-bit elements	0
12	Maximum fan-out node	S0
13	Maximum fan-out	2
14	Total fan-out	9
15	Average fan-out	1.00

ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Τεχνολογικό Πανεπιστήμιο Κύπρου
Σχολή Μηχανικής και Τεχνολογίας
Τμήμα Ηλεκτρολόγων Μηχανικών,
Μηχανικών Υπολογιστών και Πληροφορικής

ΕΕΙ 122.Ε: Εργαστήριο Ψηφιακής Λογικής

Εργαστήριο 3Β : Σχηματική σχεδίαση συνδυαστικών και ακολουθιακών κυκλωμάτων

Εαρινό Εξάμηνο 2021

Όνομα Διδάσκων: Δρ. Κ. Δεληπαράσχος

Ημερομηνία:16/02/21

Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Σκοπός εργαστηρίου:

Σχηματική σχεδίαση και υλοποίηση συνδυαστικών και ακολουθιακών κυκλωμάτων με το πρόγραμμα Quartus.


Εξοπλισμός:

Για την εκτέλεση των πειραμάτων θα χρησιμοποιηθεί το πρόγραμμα Quartus.

Εκτέλεση Ασκήσεων:

Άσκηση 2.1

Σχεδίαση σε γραφικό επεξεργαστή (Σχήμα 1.1) :



Σχήμα 1.1

Η λειτουργία του μανδαλωτή(latch) RS είναι να βρίσκετε σε κατάσταση set, reset, ή memory ανάλογα με τις εισόδους S και R. Όταν το κύκλωμα είναι σε κατάσταση memory, τότε οι έξοδοι Q0 και Q1 εξαρτώνται από τις προηγούμενες καταστάσεις των εξόδων.


Πίνακας αληθείας (Σχήμα 1.2) :

S	R	Q	Q’
0	0	Απαγορευμένη	
0	1	1	0
1	0	0	1
1	1	Κατάσταση Memory	

Σχήμα 1.2

ΠΡΩΤΟΠΟΡΙΑ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου


Λειτουργική προσομοίωση (Σχήμα 1.3) :



Σχήμα 1.3

Από την Κυμματομορφή βλέπουμε ότι όταν το S είναι 0 και το R είναι 1 (1-2us) τότε η έξοδος Q γίνετε 1. Όταν το S είναι 1 και το R είναι 0 (2-3us) τότε η έξοδος Qc γίνετε 1. Όταν το S, R είναι 1 (3-4us) τότε έχουμε Memory άρα οι έξοδοι Q και Qc κρατούν την προηγούμενη της κατάσταση. Τα παραπάνω στοιχεία επαληθεύουν πειραματικά τον πίνακα αληθείας.

5) Χρονική προσομοίωση (Σχήμα 1.4) :



Σχήμα 1.4

Διαφορά μεταξύ των 2 κυκλωμάτων είναι ότι η έξοδος καθυστερεί ελάχιστα στη χρονική προσομοίωση, με αποτέλεσμα να αντιπροσωπεύει με περισσότερη ακρίβεια το κύκλωμα σε πραγματικές συνθήκες, σε αντίθεση με την ιδανική λειτουργική προσομοίωση.

ΠΡΩΤΟΠΟΡΙΑ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

7) Resource Usage Summary report (Σχήμα 1.5) :


Analysis & Synthesis Resource Usage Summary

	Resource	Usage
1	Estimated Total logic elements	2
2		
3	Total combinational functions	2
4	Logic element usage by number of LUT inputs	
1	-- 4 input functions	0
2	-- 3 input functions	1
3	-- <=2 input functions	1
5		
6	Logic elements by mode	
1	-- normal mode	2
2	-- arithmetic mode	0
7		
8	Total registers	0
1	-- Dedicated logic registers	0
2	-- I/O registers	0
9		
10	I/O pins	4
11	Embedded Multiplier 9-bit elements	0
12	Maximum fan-out node	inst
13	Maximum fan-out	3
14	Total fan-out	7
15	Average fan-out	1.17

Σχήμα 1.5

Άσκηση 2.2

Σχεδίαση σε γραφικό επεξεργαστή (Σχήμα 2.1) :



Σχήμα 2.1

Λειτουργία του μανδαλωτή (latch) JK είναι παρόμοια με αυτή του SR μανδαλωτή που εξηγήσαμε πιο πάνω, με την μονή διαφορά ότι υπάρχει μια 4η κατάσταση toggle όταν και οι δυο είσοδοι είναι 1.


ΠΡΩΤΟΠΟΡΙΑ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Πίνακας αληθείας (Σχήμα 2.2) :

J	K	Q	Q'
0	0	Memory	
0	1	1	0
1	0	0	1
1	1	Q'	Q

Σχήμα 2.2


Λειτουργική προσομοίωση (Σχήμα 2.3) :



Σχήμα 2.3

Από την Κυμματομορφή βλέπουμε ότι όταν το J είναι 1 και το K είναι 1 (0-1us) τότε η έξοδος Q και Qc γίνετε 1. Όταν το J είναι 0 και το K είναι 0 (2-3us) τότε έχουμε Memory άρα οι έξοδοι Q και Qc κρατούν την προηγούμενη της κατάσταση. Όταν το J είναι 1 και το K 0 (3-4us), τότε το Q γίνεται 1 και το Qc 0. Τα παραπάνω στοιχεία επαληθεύουν πειραματικά τον πίνακα αληθείας.

5) Χρονική προσομοίωση (Σχήμα 2.4) :



Σχήμα 2.4

Διαφορά μεταξύ των 2 προσομοιώσεων είναι ότι η έξοδος καθυστερεί ελάχιστα στη χρονική προσομοίωση, με αποτέλεσμα να αντιπροσωπεύει με περισσότερη ακρίβεια το κύκλωμα σε πραγματικές συνθήκες, σε αντίθεση με την ιδανική λειτουργική προσομοίωση.

ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

7) Resource Usage Summary report (Σχήμα 2.5) :

Analysis & Synthesis Resource Usage Summary


	Resource	Usage
1	Estimated Total logic elements	2
2		
3	Total combinational functions	2
4	⌄ Logic element usage by number of LUT inputs	
1	-- 4 input functions	0
2	-- 3 input functions	1
3	-- <=2 input functions	1
5		
6	⌄ Logic elements by mode	
1	-- normal mode	2
2	-- arithmetic mode	0
7		
8	⌄ Total registers	0
1	-- Dedicated logic registers	0
2	-- I/O registers	0
9		
10	I/O pins	4
11	Embedded Multiplier 9-bit elements	0
12	Maximum fan-out node	inst2
13	Maximum fan-out	3
14	Total fan-out	7
15	Average fan-out	1.17

Σχήμα 2.5

ΠΡΩΤΟΠΟΡΙΑ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου


Άσκηση 2.3

Σχεδίαση σε γραφικό επεξεργαστή (Σχήμα 3.1) :



Σχήμα 3.1

Για το κύκλωμα αυτό, χρησιμοποιούμε D flip flops (Σχήμα 3.2) :



Σχήμα 3.2

Λειτουργία του ασύγχρονου μετρητή 3-bit είναι να μετρά αριθμούς από το 0 ως το 7 σε αύξουσα σειρά με τη χρήση flip flop. Ενεργοποιείτε κάθε φορά που παίρνει θετική τιμή το clock (CLK).

ΠΡΩΤΟΠΟΡΙΑ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Πίνακας αληθείας (Σχήμα 3.3) :

CLK	Q0	Q1	Q2
Αρχικά	0	0	0
1	1	0	0
2	0	1	0
3	1	1	0
4	0	0	1
5	1	0	1
6	0	1	1
7	1	1	1

Σχήμα 3.3

7) Resource Usage Summary report (Σχήμα 3.4) :

Analysis & Synthesis Resource Usage Summary

	Resource	Usage
1	Estimated Total logic elements	6
2		
3	Total combinational functions	6
4	⌄ Logic element usage by number of LUT inputs	
1	-- 4 input functions	0
2	-- 3 input functions	0
3	-- <=2 input functions	6
5		
6	⌄ Logic elements by mode	
1	-- normal mode	6
2	-- arithmetic mode	0
7		
8	⌄ Total registers	0
1	-- Dedicated logic registers	0
2	-- I/O registers	0
9		
10	I/O pins	4
11	Embedded Multiplier 9-bit elements	0
12	Maximum fan-out node	D_flip_flop:inst|inst3~1
13	Maximum fan-out	4
14	Total fan-out	15
15	Average fan-out	1.50

Σχήμα 3.4

ΠΡΩΤΟΠΟΡΙΑ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

ΤΕΧΝΟΛΟΓΙΚΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΥΠΡΟΥ

ΜΗΧΑΝΙΚΟΙ ΗΛΕΚΤΡΟΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ

CEI_122

Εργαστήριο 4

Διδάσκων: Δρ. Κ. Δεληπαράσχος & Κ.Σ. Λοΐζου

Ημερομηνία παράδοσης:
29/03/2022

ΠΡΩΤΟΠΟΡΙΑ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Περιεχόμενα:

Σκοπός εργαστηρίου……3

Εξοπλισμός……3

Άσκηση 1……3-6

Άσκηση 2……7-9

Άσκηση 3……9-10

Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου


Σκοπός εργαστηρίου:

Υλοποίηση συνδυαστικών κυκλωμάτων στη γλώσσα Verilog με τη χρήση του προγράμματος ModelSim.


Εξοπλισμός:

Για την εκτέλεση των πειραμάτων θα χρησιμοποιηθεί το πρόγραμμα Quartus ModelSim 10.1d.

Άσκηση 1:



Μονάδα ημιαθροιστή



Μονάδα πλήρους αθροιστή

Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

α) Κώδικας ημιαθροιστή σε Verilog:

```
Ln#
 1   module ha_nand(sum, cout, a, b);
 2     input a, b;
 3     output cout, sum;
 4     wire T1, T2, T3;
 5     nand(T1, a, b);
 6     nand(T2, T1, a);
 7     nand(T3, T1, b);
 8     nand(sum, T2, T3);
 9     nand(cout, T1, T1);
10   endmodule
```

β) Κώδικας πλήρους αθροιστή σε Verilog:

```
Ln#
 1   module fa_nand (a, b, cin, sum, cout);
 2     input a, b, cin;
 3     output sum, cout;
 4     wire T1, T2, T3, T4, T5;
 5     ha_nand ha1 (T1, T2, a, b);
 6     ha_nand ha2 (sum, T3, cin, T1);
 7     nand(T4, T2, T2);
 8     nand(T5, T3, T3);
 9     nand(cout, T4, T5);
10   endmodule
```



ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

γ) Αφού μεταγλωττίσαμε επιτυχώς τις παραπάνω μονάδες, δημιουργήσαμε τα testbench ha_nand_tb και fa_nand_tb:

```
Ln#
 1  module ha_nand_tb;
 2  wire sum, cout;
 3  reg a, b;
 4  ha_nand DUT (
 5  .a (a),
 6  .b (b),
 7  .sum (sum),
 8  .cout (cout)
 9  );
10  initial begin
11        a= 0;  b = 0; #100;
12        a= 0;  b = 1; #100;
13        a= 1;  b = 0; #100;
14        a= 1;  b = 1; #100;
15      end
16  endmodule
17
```

```
Ln#
 1  module fa_nand_tb;
 2      reg a;
 3      reg b;
 4      reg cin;
 5      wire sum;
 6      wire cout;
 7      fa_nand DUT (
 8          .a(a),
 9          .b(b),
10          .cin(cin),
11          .sum(sum),
12          .cout(cout)
13      );
14      initial begin
15          a= 0;  b = 0;  cin = 0;  #100;
16          a= 0;  b = 0;  cin = 1;  #100;
17          a= 0;  b = 1;  cin = 0;  #100;
18          a= 0;  b = 1;  cin = 1;  #100;
19          a= 1;  b = 0;  cin = 0;  #100;
20          a= 1;  b = 0;  cin = 1;  #100;
21          a= 1;  b = 1;  cin = 0;  #100;
22          a= 1;  b = 1;  cin = 1;  #100;
23      end
24  endmodule
25
```

δ) Προσομοίωση ημιαθροιστή σε κυμματομορφή:




ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Συμπέρασμα :

Από την κυμματομορφή βλέπουμε ότι όταν οι είσοδοι A και το B έχουν διαφορετικές τιμές η έξοδος sum παίρνει την τιμή 1, ενώ όταν και οι δυο είσοδοι παίρνουν τιμή 1 η έξοδος cout γίνεται 1. Επιβεβαιώνεται η σωστή λειτουργεία της μονάδας αφού η παραπάνω προσομοίωση αιτιολογείτε από τον πίνακας αληθείας όπως φαίνεται παρακάτω.

A	B	Sum	Cout
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Προσομοίωση πλήρους αθροιστή:



Συμπέρασμα :


Από την κυμματομορφή βλέπουμε ότι όταν η έξοδος sum παίρνει τιμή 1 μόνο όταν 1 ή 3 από τις εισόδους παίρνουν τιμή , ενώ η έξοδος cout παίρνει τιμή 1 μόνο όταν 2 ή 3 από τις εισόδους παίρνουν τιμή . Επιβεβαιώνεται η σωστή λειτουργεία της μονάδας αφού η παραπάνω προσομοίωση αιτιολογείτε από τον πίνακας αληθείας.

A	B	Cin	Sum	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Άσκηση 2:

α) Γενικό σχηματικό διάγραμμα ενός πολυπλέκτη 4:1:



β) Κώδικας πολυπλέκτη 4:1 σε Verilog:

```
Ln#
 1  module mux4to1(a,b,c,d,s0,s1,F);
 2    input a, b, c, d, s0, s1;
 3    output F;
 4    wire s0bar, s1bar, T1, T2, T3, T4;
 5
 6  not (s0bar, s0), (s1bar, s1);
 7  and (T1, a, s0bar, s1bar);
 8  and (T2, b, s0bar, s1);
 9  and (T3, c, s0, s1bar);
10  and (T4, d, s0, s1);
11  or (F, T1, T2, T3, T4);
12
13  endmodule
```



Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

γ) Μεταγλωττίσαμε την μονάδα με επιτυχία.

δ) Μεταγλωττίσαμε επιτυχώς το παρακάτω testbench του πολυπλέκτη 4:1:

```
Ln#
 1  module mux4to1_tb;
 2
 3  reg  a;
 4  reg  b;
 5  reg  c;
 6  reg  d;
 7  reg s0, s1;
 8  wire F;
 9
10  mux4to1 name(.F(F), .a(a), .b(b), .c(c), .d(d), .s0(s0), .s1(s1));
11   initial
12   begin
13
14   a=1'b0; b=1'b0; c=1'b0; d=1'b0;
15   s0=1'b0; s1=1'b0;
16   #500 $finish;
17
18  end
19
20  always #40 a=~a;
21  always #20 b=~b;
22  always #10 c=~c;
23  always #5 d=~d;
24  always #80 s0=~s0;
25  always #160 s1=~s1;
26
27  endmodule
```

ε) Προσομοίωση πολυπλέκτη 4:1:



Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου


Συμπέρασμα :

Από την κυμματομορφή βλέπουμε ότι η έξοδος F παίρνει τιμή της εισόδου που είναι επιλεγμένη από τα s0 και s1. Επιβεβαιώνεται η σωστή λειτουργεία της μονάδας αφού η παραπάνω προσομοίωση αιτιολογείτε από τον πίνακας αληθείας.

S1	S0	F
0	0	a
0	1	b
1	0	c
1	1	d

Άσκηση 3:

α) Γενικό σχηματικό διάγραμμα ενός πολυπλέκτη 8:1 από πολυπλέκτες 4:1:



β) Κώδικας πολυπλέκτη 8:1 από πολυπλέκτες 4:1 σε Verilog:

```
Ln#
1   module mux8to1 (D0, D1, D2, D3, D4, D5, D6, D7, s0, s1, s2, F);
2   input D0, D1, D2, D3, D4, D5, D6, D7, s0, s1, s2;
3   output F;
4   wire s2bar, T1, T2, T3, T4;
5   mux4to1 mux1 (D0, D1, D2, D3, s0, s1, T1);
6   mux4to1 mux2 (D4, D5, D6, D7, s0, s1, T2);
7   not (s2bar, s2);
8   nand (T3, T1, s2), (T4, T1, s2bar), (F, T3, T4);
9   endmodule
```



ΠΡΩΤΟΠΟΡΙΑ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

γ) Μεταγλωττίσαμε την μονάδα με επιτυχία.

δ) Μεταγλωττίσαμε επιτυχώς το παρακάτω testbench του πολυπλέκτη 4:1:

```
Ln#
1   `timescale 100ps/1ps
2   module mux8to1_tb;
3   wire F;
4   reg D0, D1, D2, D3, D4, D5, D6, D7, s0, s1, s2;
5   mux8to1 name(.D0(D0), .D1(D1), .D2(D2), .D3(D3), .D4(D4), .D5(D5), .D6(D6), .D7(D7), .s0(s0), .s1(s1), .s2(s2), .F(F));
6   initial
7   begin
8   D0=1'b0; D1=1'b0; D2=1'b0; D3=1'b0; D4=1'b0; D5=1'b0; D6=1'b0; D7=1'b0; s0=1'b0; s1=1'b0; s2=1'b0;
9   #500 $finish;
10  end
11  always #1 D0=~D0;
12  always #2 D1=~D1;
13  always #3 D2=~D2;
14  always #4 D3=~D3;
15  always #5 D4=~D4;
16  always #6 D5=~D5;
17  always #7 D6=~D6;
18  always #8 D7=~D7;
19  always #9 s0=~s0;
20  always #10 s1=~s1;
21  always #11 s2=~s2;
22  always@(D0 or D1 or D2 or D3 or D4 or D5 or D6 or D7 or s0 or s1 or s2)
23  $monitor("At time = %t, Output = %d", $time, F);
24  endmodule
```

ε) Προσομοίωση πολυπλέκτη 8:1:



Συμπέρασμα :

Από την κυμματομορφή βλέπουμε ότι η έξοδος F παίρνει τιμή της εισόδου που είναι επιλεγμένη από τα s0, s1 και s2. Επιβεβαιώνεται η σωστή λειτουργεία της μονάδας αφού η παραπάνω προσομοίωση αιτιολογείτε από τον πίνακας αληθείας.

s2	s1	s0	F
0	0	0	D0
0	0	1	D1
0	1	0	D2
0	1	1	D3
1	0	0	D4
1	0	1	D5
1	1	0	D6

ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

ΤΕΧΝΟΛΟΓΙΚΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΥΠΡΟΥ

ΜΗΧΑΝΙΚΟΙ ΗΛΕΚΤΡΟΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ

CEI_122

Εργαστήριο 5

Διδάσκων: Δρ. Κ. Δεληπαράσχος & Κ.Σ. Λοΐζου

Ημερομηνία παράδοσης:
05/04/2022

ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Περιεχόμενα:

Σκοπός εργαστηρίου……3

Εξοπλισμός……3

Άσκηση 1……..3-5

Άσκηση 2……..5-7

Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου


ΣΚΟΠΟΣ ΕΡΓΑΣΤΗΡΙΟΥ

Σκοπός είναι η σχηματική σχεδίαση και υλοποίηση ακολουθιακών κυκλωμάτων σε Verilog.

ΕΞΟΠΛΙΣΜΟΣ

Για την εκτέλεση των ασκήσεων χρησιμοποιήθηκε το πρόγραμμα Modelsim 10.1d.

Άσκηση 1:



JK Flip-Flop

α) Κώδικας JK flip flop σε Verilog:

C:/Users/sa.yipsiotis/Desktop/ex1/jkff.v - Default *

```
Ln#
 1   module jkff (j, k, clk, q);
 2     input j, k, clk;
 3     output q;
 4     reg q;
 5
 6     always @ (psedge clk)
 7       case ({j,k})
 8         2'b00 : q <= q;
 9         2'b01 : q <= 0;
10         2'b10 : q <= 1;
11         2'b11 : q <= ~q;
12       endcase
13     endmodule
```

β) Πίνακας καταστάσεων του JK Flip-Flop:

CLK	J	K	Q	Q’
Non Positive Edge	0	0	Memory	
Positive Edge	0	1	1	0
Positive Edge	1	0	0	1
Positive Edge	1	1	Q’	Q
Positive Edge	J	K	Q	Q’


ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

γ) Αφού μεταγλωττίσαμε επιτυχώς τις παραπάνω μονάδες, δημιουργήσαμε το testbench jkff_tb:

C:/Users/sa.yipsiotis/Desktop/ex1/jkff_tb.v - Default *

```
Ln#
 1  module jkff_tb;
 2    reg j, k, clk;
 3    wire q;
 4    jkff jk0
 5      (.j(j), .k(k), .clk(clk), .q(q));
 6    always
 7      #5 clk = ~clk;
 8    initial begin
 9      clk = 0;
10      j = 0;
11      k = 0;
12      #5  j <= 0;
13          k <= 0;
14      #10 j <= 0;
15          k <= 0;
16      #15 j <= 1;
17          k <= 0;
18      #20 j <= 1;
19          k <= 1;
20    end
21  endmodule
```

δ) Προσομοίωση σε κυμματομορφή JK flip flop:




ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Συμπέρασμα:

Από την κυμματομορφή βλέπουμε ότι σε ένα JK-FF όταν οι τιμές των εισόδων είναι 1 και 0 τότε κάνει SET και όταν οι είσοδοι είναι 0 και 1 κάνει RESET. Εκτός αυτού όταν η είσοδος είναι 1 και 1 υπάρχει μια απροσδιόριστη κατάσταση.

Άσκηση 2:



Κύκλωμα σύγχρονου ανοδικού/καθοδικού 3-bit μετρητή

α) Κώδικας updown_3bit_cnt σε Verilog:

C:/Users/sa.yipsiotis/Desktop/ex1/updown_3bit_cnt.v - Default

```
Ln#
 1  module  updown_3bit_cnt (updown, clk, QA, QB, QC);
 2    input updown, clk;
 3    input QA, QB, QC;
 4    wire QAn_i;
 5    wire QBn_i;
 6    wire QCn_i;
 7    wire and_b;
 8    wire notn1;
 9    wire andb_out;
10    wire anda_out;
11    wire or1_out;
12    wire andc_out;
13    wire or2_out;
14    wire andd_out;
15    jkff FFA (1, clk, 1, QA, QAn_i);
16    jkff FFB (or1_out, clk, or1_out, QBn_i);
17    jkff FFC (or2_out, clk, or2_out, QC, QCn_i);
18    not N1 (notn1, updown);
19    and A1 (anda_out, QA, updown);
20    and A2 (or2_out, and_b, notn1);
21    or O1 (or1_out, anda_out, andb_out);
22    and A3 (andc_out, QB, anda_out);
23    and A4 (andd_out, QBn_i, andb_out);
24    or O2 (or2_out, andc_out, andd_out);
25
26  endmodule
```


ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

β) Αφού μεταγλωττίσαμε επιτυχώς τις παραπάνω μονάδες, δημιουργήσαμε το testbench updown_3bit_cnt_tb:

γ) Προσομοίωση σε κυμματομορφή σύγχρονου ανοδικού/καθοδικού 3-bit μετρητή:

Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Συμπέρασμα:

Από την κυμματομορφή βλέπουμε ότι σε ένα σύγχρονο ανοδικό/καθοδικό 3-bit μετρητή

Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

ΤΕΧΝΟΛΟΓΙΚΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΥΠΡΟΥ

ΜΗΧΑΝΙΚΟΙ ΗΛΕΚΤΡΟΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ

CEI_122

Εργαστήριο 6

Διδάσκων: Δρ. Κ. Δεληπαράσχος & Κ.Σ. Λοΐζου

Ημερομηνία παράδοσης:
12/04/2022

ΠΡΩΤΟΠΟΡΙΑ
ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Περιεχόμενα:

Σκοπός εργαστηρίου……..3

Εξοπλισμός……..3

Άσκηση 1

- Κώδικας μετρητή……..3
- Testbench……..4
- Κυμματομορφή……4
- Συμπέρασμα……5

Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Σκοπός εργαστηρίου:
Ο σκοπός αυτού του εργαστηρίου είναι η σχηματική σχεδίαση και υλοποίηση ακολουθιακών κυκλωμάτων με ρολόι σε Verilog.

Εξοπλισμός:
Για την εκτέλεση των ασκήσεων θα χρησιμοποιηθούν τα λογισμικά Quartus II και Modelsim 10.1d.

Άσκηση 1:

Γράψαμε κώδικα RTL σε Verilog που να υλοποιεί έναν μετρητή τροποποιώντας κατάλληλα έναν 8-bit μετρητή που μας δόθηκε αρχικά από την άσκηση. Εισήγαμε μια επιπλέον παράμετρο για την τιμή του k, όπου k είναι μετρητής που θα μετράει από το 0 μέχρι το k-1.

1.1) Δημιουργήσαμε ένα νέο project στο περιβάλλον Quartus II.

1.2) Μετά υλοποιήσαμε τον κώδικα του μετρητή σε Verilog:


```
1  module modulo_k_cnt(clock, reset_n, Q);
2     parameter n = 5;
3     parameter k = 26;
4     input clock, reset_n;
5     output [n-1:0] Q;
6     reg [n-1:0] Q;
7     always @(posedge clock or negedge reset_n)
8     begin
9        if (!reset_n)
10          Q <= 0;
11       else if (Q == k-1)
12          Q <= 0;
13       else
14          Q <= Q+1;
15    end
16 endmodule
17
```


Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

1.3) Αφού μεταγλωττίσαμε επιτυχώς τις παραπάνω μονάδες, δημιουργήσαμε το testbench:

```
1   module module_k_cnt_tb;
2      parameter n = 5;
3      parameter k = 26;
4
5      reg clock, reset_n;
6      wire [n-1:0] Q;
7
8      module_k_cnt DUT (.clock(clock), .reset_n(reset_n), .Q(Q));
9
10     always #10 clock = ~clock;
11
12     initial begin
13        {clock, reset_n} <= 0;
14
15        repeat(2) @ (posedge clock);
16        reset_n <= 1;
17
18        repeat(k) @ (posedge clock);
19        $finish;
20     end
21  endmodule
22
```

Προσομοίωση μετρητή σε κυμματομορφή:




Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Συμπέρασμα :

Από την κυμματομορφή βλέπουμε ότι όταν ο παλμός του ρολογιού παίρνει τιμή 1 τότε ο μετρητής προσθέτει 1 στην έξοδο Q. Όταν ο παλμός του ρολογιού παίρνει τιμή 0, τότε ο μετρητής και πάλι θα προσθέτει 1 στην έξοδο Q. Όταν το reset_n έχει την τιμή 1 τότε η έξοδος Q είναι 0.

1.4) Τελικά, φτιάξαμε ένα pin assignment file για τον μετρητή:



ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

ΤΕΧΝΟΛΟΓΙΚΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΥΠΡΟΥ

ΜΗΧΑΝΙΚΟΙ ΗΛΕΚΤΡΟΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ

CEI_122

Εργαστήριο 7

Διδάσκων: Δρ. Κ. Δεληπαράσχος & Κ.Σ. Λοΐζου

Ημερομηνία παράδοσης:
15/04/2022

ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ

Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Περιεχόμενα:

Σκοπός εργαστηρίου……..3

Άσκηση 1

- Κώδικας μετρητή……..3-4
- Pin Planner……5
- Testbench……..6
- Κυμματομορφή……4
- Συμπέρασμα……...7-10

Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

Σκοπός:

Η κατανόηση και η δημιουργία των Finite State Machines στην γλώσσα Verilog HDL με τα προγράμματα Quartus και ModelSim.

Άσκηση 1:

```
1   module myFSM(input w, output reg z, input clk, input rst, output reg [8:0]CurrentState);
2
3   reg [8:0] NextState;
4
5   parameter STATE_A=9'b000000001,
6             STATE_B=9'b000000010,
7             STATE_C=9'b000000100,
8             STATE_D=9'b000001000,
9             STATE_E=9'b000010000,
10            STATE_F=9'b000100000,
11            STATE_G=9'b001000000,
12            STATE_H=9'b010000000,
13            STATE_I=9'b100000000;
14
15    always @(posedge clk) begin
16       if (rst) begin
17          CurrentState<=STATE_A;
18          z<=0;
19       end
20       else begin
21          case (CurrentState)
22             STATE_A:begin
23                if(w==0) begin
24                   NextState=STATE_B;
25                   z<=0;
26                end
27                else begin
28                   z<=0;
29                   NextState=STATE_F;
30                end
31             end
32
33             STATE_B:begin
34                if(w==0) begin
35                   NextState=STATE_C;
36                   z<=0;
37                end
38                else begin
39                   z<=0;
40                   NextState=STATE_F;
41                end
42             end
43
44             STATE_C:begin
45                if(w==0) begin
```


ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

```
                NextState=STATE_D;
                z<=0;
            end
            else begin
                z<=0;
                NextState=STATE_F;
            end
        end

        STATE_D:begin
            if(w==0) begin
                NextState=STATE_E;
                z<=0;
            end
            else begin
                z<=0;
                NextState=STATE_F;
            end
        end

        STATE_E:begin
            if(w==0) begin
                NextState=STATE_E;
                z<=0;
            end
            else begin
                z<=0;
                NextState=STATE_F;
            end
        end

        STATE_F:begin
            if(w==1) begin
                NextState=STATE_G;
                z<=0;
            end
            else begin
                z<=0;
                NextState=STATE_B;
            end
        end

        STATE_G:begin
            if(w==1) begin
                NextState=STATE_H;
```

```
                z<=0;
            end
            else begin
                z<=0;
                NextState=STATE_B;
            end
        end

        STATE_H:begin
            if(w==1) begin
                NextState=STATE_I;
                z<=1;
            end
            else begin
                z<=0;
                NextState=STATE_B;
            end
        end

        STATE_I:begin
            if(w==1) begin
                NextState=STATE_I;
                z<=1;
            end
            else begin
                z<=0;
                NextState=STATE_B;
            end
        end
    endcase

    CurrentState<=NextState;
    end
  end
endmodule
```


Αρχικά έχουμε τον πίνακα παραμέτρων για την κωδικοποίηση one-hot. Έπειτα, με ένα always δημιουργούμε το πρόγραμμα μας. Αν το reset είναι “1” τότε η έξοδος θα είναι “0” και στην λογική κατάσταση A. Αν το reset είναι “0” τότε

ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου

ανάλογα με την είσοδο μας το πρόγραμμα εκτελεί τα ανάλογα if. Με την χρήση flip flop (γραμμή 122) δίνουμε τις τιμές στην έξοδο μας.

Ύστερα για το επόμενο ερώτημα χρησιμοποιούμε το pin planner μέσω του Quartus και συνδέουμε τα pins βάση το ζητούμενο.

Το παράθυρο του pin planner για τον FSM που δημιουργήσαμε




Μετά για το επόμενο ερώτημα δημιουργήσαμε ένα απλό testbench για να ελέγξουμε την λειτουργεία του κυκλώματος μας με την χρήση του ModelSim.

ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου


```
1   module myFSM_tb;
2
3   reg in=0;
4   reg clk=0;
5   reg rst=1;
6   wire out;
7   wire [8:0] currstate;
8
9   myFSM fsm1(in,out,clk,rst,currstate);
10
11  always
12     #10 clk=~clk;
13
14  initial begin
15     #20 rst=0;
16
17     #100 in=1'b1;
18
19     #100 $finish;
20        end
21     endmodule
22
```

Δίνουμε διάφορες τιμές στην είσοδο με ανάλογη χρονική καθυστέρηση. Στην αρχή βασικά είναι “0”, και μετά από 0,12ns γίνεται “1” μέχρι το τέλος.




ΠΡΩΤΟΠΟΡΙΑ
ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου


Χρησιμοποιώντας το ModelSim παίρνουμε την παρακάτω γραφική παράσταση από το testbench μας.




ΠΡΩΤΟΠΟΡΙΑ
ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου


Βλέπουμε παρακάτω τα αποτελέσματα στην πλακέτα:










ΠΡΩΤΟΠΟΡΙΑ ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου













ΠΡΩΤΟΠΟΡΙΑ
ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου









ΠΡΩΤΟΠΟΡΙΑ
ΤΗΝ ΠΑΤΡΙΔΑ ΟΥΚ ΕΛΑΤΤΩ ΠΑΡΑΔΩΣΩ
Φοιτητική Παράταξη Κυπρίων
ΠΡΩΤΟΠΟΡΙΑ
Τεχνολογικού Παν. Κύπρου